Reducing device stress and switching losses using active gate drivers and improved switching cell design

Engelmann, Georges; de Doncker, Rik W.; Heinen, Stefan

doi:HT019858002

Reducing device stress and switching losses using active gate drivers and improved switching cell design

Engelmann, Georges^RWTH*

2018

VerantwortlichkeitsangabeGeorges Engelmann

ImpressumAachen : ISEA 2018

Umfang1 Online-Ressource (xiii, 195 Seiten) : Illustrationen, Diagramme

ReiheAachener Beiträge des ISEA ; 114

Dissertation, Rheinisch-Westfälische Technische Hochschule Aachen, 2018

Veröffentlicht auf dem Publikationsserver der RWTH Aachen University

Genehmigende Fakultät
Fak06

Hauptberichter/Gutachter
de Doncker, Rik W. (Thesis advisor)^RWTH* ; Heinen, Stefan (Thesis advisor)^RWTH*

Tag der mündlichen Prüfung/Habilitation
2018-07-11

Online
DOI: 10.18154/RWTH-2018-228973
URL: http://publications.rwth-aachen.de/record/745455/files/745455.pdf
URL: http://publications.rwth-aachen.de/record/745455/files/745455.pdf?subformat=pdfa

Einrichtungen

Inhaltliche Beschreibung (Schlagwörter)
Cell Design (frei) ; Gate Drivers (frei) ; IGBT (frei) ; MOSFET (frei) ; Silicon Carbide (frei) ; Switching Losses (frei) ; Switching Performance (frei)

Thematische Einordnung (Klassifikation)
DDC: 621.3

Kurzfassung
Die heutigen Stromrichterkonzepte, insbesondere in der Automobil- oder der allelektrischen Flugzeugindustrie, zielen auf höhere Leistungsdichten ab. Diese Ziele können mit einem erhöhten Integrationsgrad und dem Übergang von Silizium-Bipolartransistoren (IGBTs) zu schnell schaltenden Bauteilen mit großem Bandlückenabstand (WBG) erreicht werden. Die Ziele dieser Arbeit sind die Untersuchung des Einflusses der Gehäuse und der Ansteuerschaltungen auf das Schaltverhalten von Silizium (Si) IGBTs und Siliziumkarbid (SiC) Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs). Die Spitzenspannungen und Spitzenströme beim Schalten bestimmen die Belastung der Leistungsschalter. Die Spitzenspannung hängt von mehreren parasitären Elementen in und um die Schaltzelle herum und der Gateansteuerung ab. Eine Reduzierung der Spannungsspitzen könnte die Möglichkeit bieten, eine höhere Zwischenkreisspannung oder einen höheren Wirkungsgrad zu nutzen und damit zu einer erheblichen Kostenreduzierung führen. Zunächst werden Simulations- und Messtechniken zur Identifizierung und Parametrisierung induktiver und kapazitiver Elemente der Gehäuse gezeigt. Die vorgestellten Konzepte werden anhand von einem Leistungsmodulgehäuse und einem gewöhnlichen diskreten Leistungshalbleitergehäuse demonstriert. Als solches wird in dieser Arbeit eine Vielzahl von verschiedenen Leistungshalbleitergehäusen abgedeckt. In einem zweiten Schritt wird der Einfluss der verschiedenen parasitären induktiven Elemente auf die Schalttransienten untersucht. Dazu wird eine Schaltzelle mit variablen induktiven Elementen entwickelt. Die variablen induktiven Elemente sind die Schleifen-, Gate- und Common-Source-Induktivitäten für die Low- und High-Side-Schalter. Der Einfluss jedes induktiven Elements auf das Schaltverhalten wird hinsichtlich der Belastung des Bauelements und der resultierenden Schaltverluste untersucht. Die Einschränkungen des Zell-Designs auf das Schaltverhalten und die Ursachen für die beobachteten Schwingungen werden identifiziert. Es werden Rückschlüsse für verbesserte Leistungsmoduldesigns für Nieder- und Mittelspannungsanwendungen gezogen. Um das Schaltverhalten der Bauelemente zu beeinflussen, wird ein stufenweiser Gate-Treiber mit geschalteten Widerständen für ein Silizium-IGBT-Leistungsmodul und für eine SiC-MOSFET-Schaltzelle entwickelt. Die Herausforderungen eines aktiven Gate-Treiber-Designs für schnell schaltende Leistungshalbleiter und die Herausforderungen der Spannungs- und Strommessung mit hoher Bandbreite werden diskutiert. Sowohl für den IGBT als auch für den SiC-MOSFET werden die Belastungen bei gleichbleibenden Schaltverlusten reduziert. Es wird gezeigt, dass die Schalttransienten manipuliert werden können, um die Bauteilbelastungen mit Schaltverlusten auszugleichen. Der Einsatz von aktiven Gate-Treibern zeigt, dass es möglich ist, zusätzlich zu den Auswirkungen des Schaltzellendesigns die Belastung der Leistungsbauelemente zu reduzieren. Als solches wird in dieser Arbeit gezeigt, dass die Schaltperformance für Leistungshalbleiter in Gehäusen, die, aufgrund von Design- und Produktionseinschränkungen, elektrisch nicht optimal sind, weiter verbessert werden können.

Today’s power converter designs, especially in the automotive or the all-electrical aircraft industry, aim at higher power densities. These goals can be achieved with an increased integration level and a transition from silicon insulated-gate bipolar transistors (IGBTs) to fast switching wide-bandgap (WBG) devices. The aims of this thesis are to investigate the influence of the packages and the driving circuits on the switching behavior of silicon (Si) IGBTs and silicon carbide (SiC) metal-oxide semiconductor field-effect transistors (MOSFETs). The peak voltages and surge currents during switching determine the stress on the devices. The stress depends on several parasitic elements in and around the switching cell and the gate driving circuitry. A reduction of the stress could result in the possibility to utilize a higher dc-link voltage or increased efficiency, and thus, lead to significant cost reduction. First, simulative and measurement techniques to identify and parametrize inductive and capacitive parasitics of the packages are shown. The presented concepts are demonstrated using a power module package and a common package of a discrete power semiconductor. As such, a wide range of different power electronics packages are covered in this thesis. In a second step, the influence of the different parasitic inductive elements on the switching transients is investigated. Therefore, a switching cell using variable inductive elements is developed. The variable inductive elements are the loop, gate and common-source inductances for both, the low- and high-side switches. The impact of each inductive element on the switching behavior is investigated regarding the stress on the device and the resulting switching losses. The limitations of the cell design on the switching performance and the causes for the observed oscillations are identified. Conclusions are drawn for improved power module designs for low- and medium-voltage applications. To influence the switching behavior of the device, a switched resistor, stage-wise gate driver is designed for a silicon IGBT power module, and a SiC MOSFET switching cell. The challenges of an active gate driver design for fast switching wide-bandgap power semiconductors and the challenges of high-bandwidth voltage and current measurements are discussed. For both, the IGBT and the SiC MOSFET, the stresses are reduced while maintaining equal switching losses. It is shown that the switching transients can be manipulated to balance device stresses and switching losses. The use of active gate drivers shows, that it is possible to reduce the stress on the device in addition to the impact of the switching cell design. As such, it is shown in this thesis, that the switching performance can be further improved for power semiconductors in packages that are electrically not optimal, due to third-party design and production constraints.

OpenAccess:
PDF PDF (PDFA)
(additional files)