Entwicklung eines BiCMOS-Smart-Power-Prozesses in lokaler SIMOX-Technologie

Übersicht

Im vorliegenden Artikel wird die Entwicklung eines neuen 50 V-BiCMOS-Smart-Power-Prozesses beschrieben. Dieser beinhaltet die monolithische Integration von dielektrisch isolierten 1.5 μm CMOS-Transistoren, NPN/PNP-Bipolartransistoren, 50 V vertikalen/quasivertikalen DMOS-Leistungstransistoren (VDMOS, QVDMOS), Poly-n ⁺-Kondensatoren, Zener-Dioden, implantierten Widerständen sowie Zweilagen-Metallisierung. Dieser Prozeß ermöglicht die Herstellung eigensicherer und effizienter Dioden- und DMOS-Vollbrückenschaltungen.

Ausgehend von einem industriellen Niedervolt−1.5 μ-CMOS-Prozeß wird die Robustheit durch den Einsatz der dielektrischen Isolation und die Integration von spannungsfesten Transistoren erhöht. Die laterale dielektrische Isolation der Bauelemente wird durch Trenches, d.h. nahezu senkrecht geätzte, 1.2 μ breite Gräben, die oxidiert und aufgefüllt werden, hergestellt. Die vertikale dielektrische Isolation geschieht mittels SIMOX-Technologie (Separation by IMplanted OXygen). Eine Zusatzimplantation dient der Optimierung eines DMOS-Transistors als vertikales oder quasivertikales Leistungsbauelement mit niedrigem Einschaltwiderstand. Die Bipolartransistoren, hergestellt ohne zusätzliche Masken, sind für den Einsatz im Automobilsektor geeignet. Dabei bleibt das Layout kompatibel zu existierenden CMOS-Standardzellenbibliotheken. Dieses ist für industrielle Hersteller hinsichtlich Kontinuität in Entwurf und Produktion bedeutsam. Der Herstellungsprozeß ist gleichermaßen für SIMOX- und für SDB-(Silicon Direct Bonded) Substrate geeignet.

Contents

The paper describes a new 50 V BiCMOS smart power process. The development includes the monolithic integration of dielectrical isolated 1.5 μm CMOS devices, NPN/PNP bipolar transistors, 50 V vertical and quasivertical DMOS power transistors, poly-n ⁺ capacitors, Zener diodes, implanted resistors and double metal wiring. The process will be used to fabricate efficient and self protected circuits with integrated diode or DMOS full bridges.

Based on an industrial 1.5 μm CMOS, circuit robustness is achieved by adding dielectric isolation and high voltage transistors. Vertical trenches, 1.2 μm wide, filled with oxide and polysilicon, yield lateral isolation between devices. Vertical isolation is given by SIMOX technology (Separation by IM-planted OXygen). An additional ion implant optimises a vertical or quasivertical DMOS power transistor with low on resistance. Bipolar transistors are integrated without extra masking steps.

The circuit layout is compatible to existing CMOS standard cell libraries. Beyond SIMOX, wafer bonded substrates may be used as starting material. Efficient design and fabrication characterise this process suited for automotive applications.