Skip to main content

Algorithmische Spezifikation von symbolischen Layouts integrierter Schaltkreise

  • Chapter
  • 38 Accesses

Part of the book series: Informatik-Fachberichte ((INFORMATIK,volume 89))

Zusammenfassung

Wir geben einen Überblick über die Zielsetzungen bei der Entwicklung des HILL Systems (Hierarchical Layout Language). Das System ermöglicht den Einsatz mächtiger algorithmischer Hilfsmittel wie Rekursion und Parametrisierung zur Spezifikation von symbolischen Layouts integrierter Schaltkreise. Gegenwärtig erlaubt das System neben diversen Möglichkeiten der Überprüfung von Layouts deren Kompaktierung in die vom Hersteller geforderten Maskendaten, sowie die funktionale Simulation auf dem Schalterniveau. Durch den Einsatz des Systems wird der Prozeß des Entwurfs regulärer Layouts so stark abgekürzt, daß es möglich wird, verschiedene Varianten eines Schaltkreisentwurfs durchzuspielen. Dabei gewinnt der Designer durch die Spezifikation auf symbolischer Ebene eine gewisse Unabhängigkeit von den Entwurfsregeln des Fabrikationsprozesses. Diese Unabhängigkeit erhöht sowohl die Effektivität des Designers als auch die Robustheit des Layouts gegenüber Änderungen im Fabrikationsprozeß.

This is a preview of subscription content, log in via an institution.

Buying options

Chapter
USD   29.95
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
eBook
USD   54.99
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
Softcover Book
USD   69.99
Price excludes VAT (USA)
  • Compact, lightweight edition
  • Dispatched in 3 to 5 business days
  • Free shipping worldwide - see info

Tax calculation will be finalised at checkout

Purchases are for personal use only

Learn about institutional subscriptions

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literaturhinweise

  1. J. Valdes, “ALI2 Documentation and Implementation Guide: Language Overview,” Dep. of Elec. Eng. and Comp. Sci., Princeton University, Princeton, N.J. (1982).

    Google Scholar 

  2. M.Y. Hsueh, “Symbolic Layout and Compaction of Integrated Circuits,” Ph. D. thesis, EECS-Dep. University of Calfornia, Berkeley, CA (1979).

    Google Scholar 

  3. J. Doenhardt, “Kompaktierung geometrischer Layouts,” Diplomarbeit, FB 10, Univ. d. Saarlandes (1984)

    Google Scholar 

  4. S.M. Rubin, “An Integrated Aid for Top-Down Electrical Design,” Proc. of VLSI83 (1983) 63–72.

    Google Scholar 

  5. K. Mehlhorn, S. Näher, M. Nowak, “HILLSIM — ein Simulator für MOS Schaltkreise,” TR A82/08, FB 10, Univ. d. Saarl., Saarbrücken (1982).

    Google Scholar 

  6. S.C. Johnson, “Hierarchical Design Validation Based on Rectangles,” Conference on Advanced Research in VLSI, M.I.T. (1982) 97–100.

    Google Scholar 

  7. T. Lengauer, “On the Solution of Inequality Systems Relevant to IC Layout,” 8th Workshop on Graphtheoretic Concepts in Computer Science (WG82) (ed. W. Schneider) (1982).

    Google Scholar 

  8. T. Lengauer, “The Complexity of Compaction Hierarchically Specified Layouts of Integrated Circuits,” 23rd FOCS (1982) 358–368.

    Google Scholar 

  9. T. Lengauer, “Efficient Algorithms for the Constraint Generation for Integrated Circuits Layout Compaction,” 9th Workshop on Graphtheoretic Concepts in Computer Science (WG83) (ed. M. Nagl) (1983).

    Google Scholar 

  10. T. Lengauer, K. Mehlhorn, “The HILL System: A Design Environment for the Hierarchical Specification,Compaction, and Simulation of Integrated Circuit Layouts,” 1984 Conference on Advanced Research in VLSI, M.I.T. (P. Penfield Jr. ed.) 139–149.

    Google Scholar 

  11. T. Lengauer, S. Näher, “Delay-Independent Switch Level Simulation of Digital MOS Circuits,” VLSI: Algorithms and Architectures, International Workshop on Parallel Computing and VLSI, Araalfi, Italy (1984).

    Google Scholar 

  12. J.J. Levy, “On the Lucifer System,” Advanced Course on VLSI Architecture, University of Bristol, Great Britain (1981).

    Google Scholar 

  13. C. Mead, L. Conway, Introduction to VLSI Systems, Addison-Wesley (1980).

    Google Scholar 

  14. J.D. Williams, “STICKS- A Graphical Compiler for High Level LSI Design,” Nat. Comp. Conf. (1978) 289–295.

    Google Scholar 

  15. L. Cardelli, G. Plotkin, “An Algebraic Approach to VLSI Design,” Proc. of VLSI 81 (1981) 173–182.

    Google Scholar 

  16. P. Vogelgesang, “Ratio Checking in NMOS Schaltkreisen,” Diplomarbeit, FB 10, Univ. d. Saarl., to appear.

    Google Scholar 

Download references

Author information

Authors and Affiliations

Authors

Editor information

Editors and Affiliations

Rights and permissions

Reprints and permissions

Copyright information

© 1984 Springer-Verlag Berlin Heidelberg

About this chapter

Cite this chapter

Lengauer, T. (1984). Algorithmische Spezifikation von symbolischen Layouts integrierter Schaltkreise. In: Ehrich, HD. (eds) Fachgespräche auf der 14. GI-Jahrestagung. Informatik-Fachberichte, vol 89. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-70087-3_1

Download citation

  • DOI: https://doi.org/10.1007/978-3-642-70087-3_1

  • Publisher Name: Springer, Berlin, Heidelberg

  • Print ISBN: 978-3-540-13862-4

  • Online ISBN: 978-3-642-70087-3

  • eBook Packages: Springer Book Archive

Publish with us

Policies and ethics